C++ setw() 函数
C++ setw() 函数用于设置字段的宽度，语法格式如下： setw(n) n 表示宽度，用数字表示。 setw() 函数只对紧接着的输出产生作用。 当后面...
2.4 Verilog 表达式
表达式 表达式由操作符和操作数构成，其目的是根据操作符的意义得到一个计算结果。表达式可以在出现数值的任何地方使用。例如： 实例 a^b...
2.3 Verilog 数据类型
Verilog 最常用的 2 种数据类型就是线网（wire）与寄存器（reg），其余类型可以理解为这两种数据类型的扩展或辅助。 线网（wire） wir...
2.2 Verilog 数值表示
数值种类 Verilog HDL 有下列四种基本的值来表示硬件电路中的电平逻辑： 0：逻辑 0 或 "假" 1：逻辑 1 或 "真" x 或 X：未知 z 或 Z：...
2.1 Verilog 基础语法
格式 Verilog 是区分大小写的。 格式自由，可以在一行内编写，也可跨多行编写。 每个语句必须以分号为结束符。空白符（换行、制表、空格）...
1.4 Verilog 设计方法
设计方法 Verilog 的设计多采用自上而下的设计方法（top-down）。即先定义顶层模块功能，进而分析要构成顶层模块的必要子模块；然后进一步对...
1.3 Verilog 环境搭建
学习 Verilog 做仿真时，可选择不同仿真环境。FPGA 开发环境有 Xilinx 公司的 ISE（目前已停止更新），VIVADO；因特尔公司的 Quartus II；ASIC...
1.2 Verilog 简介
Verilog 具有很强的电路描述与建模能力，能从多个层次对数字系统进行描述和建模。因此，在简化硬件设计任务、提高设计效率与可靠性、语言易读...
1.1 Verilog 教程
Verilog HDL（简称 Verilog ）是一种硬件描述语言，用于数字电路的系统设计。可对算法级、门级、开关级等多种抽象设计层次进行建模。 Verilog...
14.0 Zookeeper 分布式锁实现原理
分布式锁是控制分布式系统之间同步访问共享资源的一种方式。下面介绍 zookeeper 如何实现分布式锁，讲解排他锁和共享锁两类分布式锁。 排他...
